Po | Út | St | Čt | Pá | So | Ne |
---|---|---|---|---|---|---|
1 | 2 | 3 | ||||
4 | 5 | 6 | 7 | 8 | 9 | 10 |
11 | 12 | 13 | 14 | 15 | 16 | 17 |
18 | 19 | 20 | 21 | 22 | 23 | 24 |
25 | 26 | 27 | 28 | 29 | 30 | 31 |
- 04.04. workshop Strukturální mechanika v programu COMSOL Multiphysics
- 05.04. AutoCAD 2013 - základní kurz
- 10.04. Metrologické školení » Měření tvrdosti kovových materiálů
- 10.04. Webinář: Tvorba 3D návrhu v multiCAD prostředí platformy 3DEXPERIENCE
- 15.05. Metrologické školení » Drsnost povrchu
- 23.05. Metrologické školení » Metrologie v praxi I
- 30.05. NEXT 3D: Inovace díky 3D tisku (konference)
Aktuální články
- Tři nové víceúčelové modely monitorů v řadě Philips E1
- Amerika hledá ideální dron pro hasiče
- Mapy jsou pro každého 2024 – 10. ročník konference
- Zdicí robot WLTR bodoval v zahraničí – 2. místo na ERF
- Lumion 2024 je již dostupný
- Připraveni na zvýšení produktivity se SCIA Engineer 24
- Mapy.cz nově využívají letecké snímky z ČÚZK
- Jarní slevy na VIVE XR Elite i VIVE Pro 2
CAD na www.SystemOnLine.cz
Cadence představuje 13 verifikačních IP řešení |
Pátek, 17 Únor 2023 23:55 |
Cadence Design Systems oznámila dostupnost 13 nových řešení Verification IP (VIP), která umožňují inženýrům rychle a efektivně ověřovat své návrhy tak, aby splňovaly specifikace nejnovějších standardních protokolů. Nové nabídky Cadence VIP umožňují zákazníkům s jistotou vyvíjet svoje SoC a mikrokontroléry příští generace pro automobilový průmysl, hyperskalární datová centra a mobilní zařízení. Zároveň umožňují také držet krok s nejnovějšími průmyslovými standardy, včetně rozhraní Arm AMBA 5 CHI-f, Universal Chiplet Interconnect Express (UCIe), GDDR7, DDR5 DIMM, MIPI A-PHY a SoundWire I3S a USB4 2.0. Nový Cadence VIP nabízí zákazníkům komplexní řešení pro verifikaci nejsložitějších protokolů. Zákazníci Cadence mají přístup ke konzistentnímu aplikačnímu programovacímu rozhraní (API) ve všech VIP s kompletními modely funkcí sběrnice (BFM), integrovanými kontrolami protokolů a modely pokrytí, což usnadňuje rychlé přijetí. VIP podporují více aplikačních oblastí a specifikací, včetně:
Všechna řešení Cadence VIP obsahují technologii Cadence TripleCheck, která uživatelům poskytuje plán verifikace v souladu se specifikací spojený s komplexními modely pokrytí a sadou testů pro zajištění shody se specifikací rozhraní. Nové VIP rovněž podporují rozšířenou technologii Cadence System-Level Verification IP (System VIP), která poskytuje testovací knihovny na úrovni SoC, analýzu výkonu a kontrolu koherence dat a cache. Při použití rozšířeného portfolia System VIP mohou zákazníci zaznamenat až desetinásobné zvýšení efektivity ve srovnání s manuálním procesem verifikace SoC.
Nová VIP řešení jsou součástí širšího verifikačního celku Cadence, který zahrnuje emulaci Palladium Z2, prototypování Protium X2, simulaci Xcelium, platformu Jasper pro formální verifikaci, virtuální a hybridní studio Helium a platformu Verisium pro verifikaci řízenou umělou inteligencí. Úplný verifikační tok Cadence přináší nejvyšší verifikační výkonnost v počtu chyb na jeden investovaný dolar za den. Řešení VIP a verifikační full flow podporují strategii společnosti pro inteligentní návrh systémů a umožňují dosáhnout dokonalosti při návrhu SoC. Další informace naleznete na www.cadence.com/go/NewVIP2023. |